Artikel-ID: 000080422 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.07.2019

Warum konnte der H-Tile Hard IP for Ethernet FPGA IP-Core das Designbeispiel nicht generieren?

Umgebung

    Intel® Quartus® Prime Pro Edition
    H-tile Hard IP für Ethernet Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 19.2 kann der H-Tile Hard IP for Ethernet FPGA IP Core kein Designbeispiel generieren, wenn das Target Development Kit auf NONE gesetzt ist.

Lösung

Um dieses Problem in der Quartus® Prime Pro Edition Software Version 19.2 zu umgehen, stellen Sie das Target Development Kit auf das Kit ein, das das Gerät enthält, das dem Gerät Ihres Projekts am nächsten liegt.

Dieses Problem wurde ab der Quartus® Prime Pro Edition Software Version 19.3 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.