Artikel-ID: 000080422 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.07.2019

Warum konnte die H-Kachel Hard IP for Ethernet Intel® FPGA IP Core das Design-Beispiel nicht generieren?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • H-tile Hard IP für Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 19.2 kann die H-Kachel Hard IP for Ethernet Intel® FPGA IP Core kein Design-Beispiel generieren, wenn das Ziel-Development-Kit auf "KEINE" gesetzt ist.

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 19.2 zu beheben, stellen Sie das Target Development Kit auf das Kit ein, das das Gerät enthält, das sich in nächster Nähe zum Gerät Ihres Projekts befindet.

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 19.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.