Beim Einsatz der Intel® FPGA IP error message register Intel® FPGA IP auf der Intel® Arria® 10-FPGA wird wie unten gezeigt ein uneingeschränkter Takt gemeldet:
emr_unloader_component|current_state. STATE_CLOCKHIGH
Um dieses Problem zu umgehen, generieren Sie Zeitbeschränkungen, einschließlich dem Befehl "create_generated_clock" in der SDC-Datei. Zum Beispiel:
create_generated_clock -name emr_unloader_STATE_CLOCKHIGH -source [get_nets {* |alt_fault_injection_component|alt_fi_inst|twentynm_oscillator}] [get_keepers {* |emr_unloader_component|current_state. STATE_CLOCKHIGH}]