Artikel-ID: 000080386 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 16.08.2017

Fehler (19169): Die Übertragung zwischen Peripherie und DSP oder RAM macht eine Timing-Übertragung unmöglich.

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Dieser Fehler wird für Intel® Stratix® 10 erwartet. Dies liegt daran, dass das Intel® Stratix®10-Gerät nur die Übertragung zur und von der Peripherie mit einem Kern-Flip-Flop (FF) und einer Look-up-Tabelle (LUT) unterstützt.

Lösung

Die Problemumgehung besteht darin, den FF oder LUT zwischen den Peripherien hinzuzufügen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.