Artikel-ID: 000080383 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.06.2017

Warum erhalte ich einen schwerwiegenden Fehler im Assembler, wenn altLVDS TX mit einem Design verwendet wird?

Umgebung

    Intel® Quartus® Prime Standard Edition
    LVDS SERDES Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Dieser Fehler kann in der Quartus® Prime Software Standard Version 17.0 oder früher angezeigt werden. Dieser Fehler ist entweder auf den LVDS-Datenausgangsport "tx_out[*]" oder auf den externen Taktport "tx_outclock" der ALTLVDS TX IP zurückzuführen, der nicht dem LVDS-I/O-Standard zugewiesen ist.

 

 

Lösung

Um dieses Problem zu umgehen, sollten Sie sowohl die Datenausgangspor tals auch die externe Taktausgabe dem LVDS-I/O-Standard zuweisen.

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 9 Produkte

Intel® Cyclone®
เอฟพีจีเอ Arria® GX
Arria® II FPGAs
Arria® V FPGAs und SoC FPGAs
Stratix® FPGAs
Stratix® II FPGAs
Stratix® III FPGAs
Stratix® IV FPGAs
Stratix® V FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.