Artikel-ID: 000080373 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.11.2019

Warum sendet die Intel® Stratix® 10 Avalon®-MM-Schnittstelle für PCIe* IP mit interner DMA den Read Mover-Status "Done" (Fertig), bevor die Datenübertragung abgeschlossen wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Dieses Problem ist auf eine Datenpfad-Race-Bedingung zurückzuführen. Das DMA-Lese-Mover"Done"-Status-Update und die Fertigstellungsdaten werden intern auf zwei (2) verschiedene Pfade/Puffer aufgeteilt. Die Daten führen im Vergleich zum Status-Update einen längeren Pfad zum Avalon®-MM-Slave.

     

    Lösung

    Dieser Datenpfad-Race-Zustand kann in der Simulation leicht beobachtet werden. Der "Done"-Status des Read Movers, der einige Taktzyklen früher als die Fertigstellung der Datenübertragung gemeldet wird, ist aufgrund der Latenz jedoch kein Problem im realen Hardwaresystem.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.