Dieses Problem ist auf eine Datenpfad-Race-Bedingung zurückzuführen. Der DMA-Lesemover "Done" Statusaktualisierung und die Fertigstellungsdaten werden intern in zwei (2) verschiedene Pfade/Puffer aufgeteilt. Die Daten benötigen im Vergleich zur Statusaktualisierung einen längeren Weg zum Avalon®-MM-Slave.
Diese Datenpfad-Race-Bedingung kann in der Simulation leicht beobachtet werden. Der Lesemover "Done"-Status, der einige Taktzyklen vor Abschluss der Datenübertragung gemeldet wird, stellt in realen Hardwaresystemen aufgrund der Latenz jedoch kein Problem dar.