Dieses Problem ist auf eine Datenpfad-Race-Bedingung zurückzuführen. Das DMA-Lese-Mover"Done"-Status-Update und die Fertigstellungsdaten werden intern auf zwei (2) verschiedene Pfade/Puffer aufgeteilt. Die Daten führen im Vergleich zum Status-Update einen längeren Pfad zum Avalon®-MM-Slave.
Dieser Datenpfad-Race-Zustand kann in der Simulation leicht beobachtet werden. Der "Done"-Status des Read Movers, der einige Taktzyklen früher als die Fertigstellung der Datenübertragung gemeldet wird, ist aufgrund der Latenz jedoch kein Problem im realen Hardwaresystem.