Kritisches Problem
Aufgrund eines Problems mit der PAM4-Implementierung des Interlaken IP Core (2. Generation) Intel® FPGA IP können Verletzungen des Ablaufs der Wiederherstellungszeit von usr_rst_r bis iopll_mac_clk in Intel Agilex® 7 Geräten in Intel® Quartus® Prime Pro Edition Software v19.2 zu sehen sein. Dieses Problem ist auf ein Modellierungsproblem zurückzuführen, das fälschlicherweise annimmt, usr_rst_r mit dem IOPLL-Referenztakt synchron zu sein. Im IOPLL-Benutzerhandbuch wird angegeben, dass der Reset-Port zum Referenz-Takt verläuft.
Der Fehler beim Wiederherstellen des Timings von usr_rst_r bis iopll_mac_clk ist falsch und kann sicher ignoriert werden.
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.