Artikel-ID: 000080369 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.07.2019

Warum wird das Register csr_sysref_singledet nach SYSREF-Erkennung in der JESD204C-IP nicht geleakt?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • JESD204B Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software version 19.2, in einem einzigen SYSREF-Unterklasse-1-System wird die JESD204C IP nicht in die Benutzerphase gelangen, da auf csr_sysref_singledet-Deassertion gewartet wird.

    Lösung

    Um dies zu umgehen, führen Sie folgendes durch:

    1. Nach DER SYSREF-Pulse-Generierung müssen Sie csr_cgs_bypass_sysref bestätigen, dass Sie die Benutzerphase manuell aufrufen.

    2. Senden Sie einen weiteren SYSREF-Puls

    Dieses Problem wird voraussichtlich in der zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 TX FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.