Artikel-ID: 000080368 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.12.2019

Warum wird Intel® Stratix® 10 Avalon®-ST-Schnittstelle für PCI Express* IP show BAR größe von 7 Bits unterstützt?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund falscher Regelüberprüfung im IP-GUI Intel® Stratix® 10 Avalon®-ST Interface für PCI Express* IP für Intel® Quartus® Prime Pro 19.3 und
    ermöglicht zuvor die Auswahl der mindesten BAR-Größe von 7 Bits. Diese Auswahl zeigt jedoch weiterhin FPGA Werbung mit 8 Bit BAR-Größe an.

    Die minimale unterstützte BAR-Größe beträgt 8 Bit.

    Lösung

    Dieses Problem wurde in Intel® Quartus® Prime Pro Software Version 19.4 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.