In der Quartus® Prime-Software können Sie sehen, dass der Pin Planner zusätzliche Signale erzeugt, die über die in der SystemVerilog-Datei deklarierte Dimension des 2D-Arrays hinausgehen.
Zum Beispiel
In .sv-Datei : Eingabe [2:0][1:0] Pin_A,
Pin-Planer:
Die Gruppenpins Pin_A[0], Pin_A[1] und Pin_A[2] können ignoriert werden.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.