Aufgrund eines Fehlers in der Quartus® II Softwareversion 14.0 können Sie den obigen Fehler sehen, wenn die Seriallite III IP für Stratix® V Geräte kompiliert wird, wobei eine Datenrate von 12,5 Gbit/s und eine Transceiver-Referenz-Taktfrequenz von 500 MHz verwendet werden.
Sie können die folgenden Parameter aus der 13.1.4 Seriallite III IP Top-Level RTL-Datei extrahieren und dann auf die 14.0 Seriallite III IP-Version übertragen.
reference_clock_frequency = > "312.500000 MHz",
pll_ref_freq = > "500,0 MHz",
data_rate => "12500.00000 Mbit/s"
Andere Datenraten und Transceiver-CLK-Frequenzkombinationen für die Seriallite III IP können auch den oben genannten Fehler erzeugen. Die gleiche Problemumgehung kann durch Extrahieren der Parameter aus der Version 13.1.4 und Übertragung auf die 14.0 Seriallite III IP-Version angewendet werden.
Dieses Problem wurde ab Quartus® II Software 14.1 behoben.