Artikel-ID: 000080325 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 08.10.2013

Wie richte ich die Timing-Parameter für DDR3L ein?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Einige der Timing-Parameter in den DDR3L SDRAM-Datenblättern der Hersteller werden möglicherweise nicht definiert.

    Lösung

    Sie können sich auf das Ddr3 SDRAM-Datenblatt beziehen, um die Timing-Parameter für die Parametereditor-Einstellungen zu verwenden. DDR3L SDRAM (1,35 V) ist eine Niederspannungsversion des DDR3 SDRAM (1,5 V).

    Sofern nicht anders angegeben, erfüllt DDR3L SDRAM die im Datenblatt der äquivalenten Dichte DDR3 SDRAM aufgeführten Funktions- und Zeitvorgaben. Der empfohlene Fluss ist, das DDR3 SDRAM-Datenblatt für alle Timing-Parameter zu konsultieren, die nicht im DDR3L-Datenblatt angegeben sind.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 20 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GZ
    เอฟพีจีเอ Arria® V GT
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    Arria® V SX SoC-FPGA
    เอฟพีจีเอ Arria® II GZ
    เอฟพีจีเอ Stratix® IV GX
    Stratix® III FPGAs
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® IV E
    Cyclone® V SE SoC-FPGA
    เอฟพีจีเอ Cyclone® V E

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.