Artikel-ID: 000080322 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.05.2014

Unterstützen Arria V GX-Geräte die Option Rate Match FIFO, wenn sich der Begriff Aligner im manuellen Ausrichtungsmodus befindet und die PMA-PCS-Schnittstelle 20 Bit breit ist?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Ja, Arria® V GX-Geräte die Option Rate Match FIFO unterstützen, wenn sich der Begriff aligner im manuellen Ausrichtungsmodus befindet und die PMA-PCS-Schnittstelle 20 Bit breit ist.

    Aufgrund eines Fehlers in Abbildung 5-6 des Transceivers benutzerdefinierte Konfigurationen im Handbuch Arria V Geräte (PDF) wird das Rate Match FIFO als deaktiviert angezeigt.

    Auflösung

    Dieses Problem wird in einer zukünftigen Version der benutzerdefinierten Transceiver-Konfigurationen im Handbuch Arria V Geräte (PDF) behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    เอฟพีจีเอ Arria® V GX
    Arria® V SX SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.