Beschreibung
Intel® Arria® V-Geräte unterstützen bis zu zwei unabhängige ALTLVDS-Schnittstellen in jeder Unterbank. So können Sie beispielsweise zwei ALTLVDS-Schnittstellen in Bank 8A platzieren, die von zwei verschiedenen PLLs angetrieben werden, vorausgesetzt, die LVDS-Kanäle sind nicht verschachtelt.
Falls Sie gegen diese Einschränkung verstoßen, wird während der Projektkompilierung eine Fehlermeldung angezeigt.
Lösung
Die Bedingung ist im Abschnitt "Arria® V Device Handbook Volume 1: Device Interfaces and Integration", "True LVDS Buffers in Arria® V Devices" aufgeführt.