Artikel-ID: 000080308 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.12.2013

Arria 10 Hard IP für PCI Express IP Core Unterstützung für x2 Varianten

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die Arria 10 Hard IP für PCI Express-Benutzerhandbücher weist darauf hin dass x2-Unterstützung in der Regel nicht verfügbar ist. x2-Unterstützung ist jedoch verfügbar für fast alle Konfigurationen. Die Ausnahme bilden Gen3 x2. Für Gen3 x2 müssen Sie eine 64-Bit-Schnittstelle zur Anwendungsebene verwenden und einen 250-MHz-Takt. Die Gen3 x2 Konfiguration mit einer 128-Bit-Schnittstelle zur Anwendungsschicht und ein 125-MHz-Takt ist in der aktuelle Version.

    Lösung

    Die Gen3 x2 Konfiguration mit einer 128-Bit-Schnittstelle zur Anwendungsschicht und 125-MHz-Takt werden in Zukunft verfügbar sein Release. Die Benutzerhandbücher werden aktualisiert, um die richtigen Verfügbarkeit von x2-Varianten in einer zukünftigen Version.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.