Artikel-ID: 000080293 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum wechseln PLL-Rekonfigurationssignale um, nachdem local_init_done in der DDR/DDR2-Hochleistungscontrollersimulation hoch geht?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die PLL wird nach dem Aufrufen des Benutzermodus neu konfiguriert, was durch local_init_done Signal angezeigt wird, da die imitierte Pfadkalibrierungssequenz des Kerns nach dem Aufrufen des Benutzermodus läuft, um Spannungs- und Temperaturänderungen zu berücksichtigen.

Der Imitenpfad wird alle 200 ms neu kalibriert, oder wenn die Spannung und Temperatur im Benutzermodus variieren.

Weitere Einzelheiten finden Sie im Abschnitt "Mimic Path" der External DDR Memory PHY Interface Megafunction Benutzerhandbuch (Altmemphy) (PDF).

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Stratix® III FPGAs
Stratix® II FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.