Artikel-ID: 000080244 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.09.2014

VHDL-Fehler "Error: Unknown formal identifier pll_slf_rst" und Verilog Error "Error: Unresolved defparam reference to pll_slf_rst" generiert bei der Simulierung von ACDS 13.1 Update 3 Designs

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Nach der Installation der Altera® Complete Design Suite Version 13.1 Update 3: Beim Simulieren von Designs wird möglicherweise eine Fehlermeldung angezeigt für Geräte mit Arria® V, Cyclone® V oder Stratix® V mit Altera PLL IP mit der Mentor Graphics® ModelSim-Altera-Software®. Das Fehlermeldung für VHDL-Benutzer:

Error: Unknown formal identifier “pll_slf_rst”

Die Fehlermeldung für Verilog-Benutzer lautet:

Error: Unresolved defparam reference to “pll_slf_rst”
Lösung

Dieses Problem wurde in der Quartus® II Softwareversion behoben Version 14.0.

Zur Beseitigung des Fehlers in der Quartus II Softwareversion Version 13.1 Update 3, kompilieren Sie die folgenden Dateien in einem lokalen Library Directory und Abbildung der Bibliotheken altera_lnsim und a ltera_lnsim_ver zu das lokale Bibliotheksverzeichnis:

  • Quartus\eda\sim_lib\altera_lnsim.sv
  • Quartus\eda\sim_lib\altera_lnsim_components.vhd (VHDL nur)

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Arria® V FPGAs und SoC FPGAs
Stratix® V FPGAs
Cyclone® V FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.