Artikel-ID: 000080235 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Kann ich eine einzelne PLL für zwei ALTMEMPHY-Instanzen in meinem Design teilen?

Umgebung

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Nein, Sie können eine einzelne PLL nicht für zwei ALTMEMPHY-Instanzen in Ihrem Design teilen, da Resynchronisations-Takt und imitische Taktfrequenz nicht zwischen zwei Controllern gemeinsam genutzt werden können. Nur statische Taktfrequenzen können zwischen mehreren Controllern mit identischer Datenrate geteilt werden.

    Jede ALTMEMPHY-Instanz benötigt eine PLL separat. Wenn Sie zwei ALTMEMPHY-Instanzen in Ihrem Design haben, werden zwei PLLs verwendet.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 11 Produkte

    Cyclone® III FPGAs
    เอฟพีจีเอ Cyclone® IV E
    เอฟพีจีเอ Stratix® II GX
    Stratix® II FPGAs
    เอฟพีจีเอ Cyclone® IV GX
    เอฟพีจีเอ Stratix® IV GX
    Stratix® III FPGAs
    เอฟพีจีเอ Arria® II GX
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Arria® GX
    เอฟพีจีเอ Stratix® IV E

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.