Artikel-ID: 000080192 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.05.2014

Kann ich Eingabe-Differential-Takt- oder Datenstifte in eine I/O-Bank platzieren, die nicht mit 2,5 V VCCIO betrieben wird?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei Stratix® V-, Arria® V- und Cyclone® V-Geräten wird der differentiale Eingangspuffer von VCCPD angetrieben, der 2,5-V sein muss, um differenzierte Eingänge zu unterstützen.  Sie können das VCCIO-Netzteil der I/O-Banken wie folgt wählen – 1.2, 1.25, 1.35, 1.5 oder 1,8-V, und VCCPD-Netzteil der I/O-Bank auf 2,5-V einstellen. Der differenzierte Eingangs-I/O-Standard wird nicht unterstützt, wenn der VCCIO 3,0-V beträgt.

 

Lösung

Zugehörige Produkte

Dieser Artikel bezieht sich auf 14 Produkte

เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GT
Cyclone® V SE SoC-FPGA
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Cyclone® V E
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Arria® V GX
Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.