Artikel-ID: 000080181 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.08.2014

Warum erhalte ich einen schwerwiegenden Fehler bei der Simulierung eines PLL in ModelSim?

Umgebung

  • PLL
  • Simulation
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Software sehen Sie möglicherweise die folgenden Fehler bei der Simulierung mit ModelSim, wenn Ihr Design eine Altera PLL-Megafunktion mit aktiviertem dynamischem Phasen-Shift-Port enthält. Dieses Problem betrifft Designs, die auf Arria V-Geräte abzielen, bei denen die PLL in VHDL generiert wird.

    # ** Fatal: Error occurred in protected context.
    #    Time: 0 ns  Iteration: 0  Protected: //// File: nofile
    # FATAL ERROR while loading design
    # Error loading design
    Lösung

    Um dieses Problem zu umgehen, kompilieren Sie die Verilog-Definitionen in arriav_atoms.v anstelle von arriav_components.vhd und arriav_atoms.vhd. Dann haben Sie den Simulator-Link mit der –L Option.

    Setzen Sie beispielsweise den folgenden Befehl in Ihre .do-Datei oder msim_setup.tcl-Datei :

    vlog "/eda/sim_lib/arriav_atoms.v" -work arriav

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.