Kritisches Problem
Für die Geräte Arria V, Cyclone V und Stratix V können Sie
Verwenden Sie die Altera PLL-Neukonfigurations-IP (Phase-Locked Loop) dynamisch
Konfigurieren Sie die Einstellungen der Gerätebruch-PLL (fPLL) neu. Behaupten
das mgmt_reset Signal auf der PLL-Neukonfiguration IP wiederhergestellt
die fPLL zu den ursprünglichen SRAM-Objektdatei-Einstellungen (.sof).
Diese Wiederherstellungsfunktion ist nur für Geräte der V-Reihe vorgesehen; es funktioniert nicht
vorhanden bei der Neukonfiguration des I/O-PLL oder fPLL im Arria 10 Gerät.
Sie können die PLL-Rekonfigurations-IP verwenden, um die
I/O-PLLs-Einstellungen, aber das mgmt_reset Signal bestätigen
Auf der IP werden die ursprünglichen .sof-Einstellungen nicht wiederhergestellt
des I/O-PLL. Durch die Behauptung des reset Signals wird der
Befehl FIFO-Puffer in der IP. Wenn Sie den I/O-PLL-Reset geltend machen,
Der I/O-PLL verliert und gewinnt die Sperre wieder, aber die neuen Einstellungen werden
erhalten bleiben.
Für das Arria 10 Gerät ist die serielle Hochgeschwindigkeitsschnittstelle (HSSI) fPLL verfügt über eine Avalon Memory-Mapped (Avalon-MM)-Schnittstelle zur Neukonfiguration. Die Avalon-MM-Schnittstelle ist roh, sodass Sie dynamische Änderungen ermöglichen. Einstellungen zur Laufzeit. Ihre neuen fPLL-Einstellungen bleiben erhalten, wenn zur Geltendisierung des dynamischen Transceiver-Rekonfigurations-Resets, des PLL Reset, oder beide Resets.
Für fPLL:
- Die HSSI fPLL IP verfügt über eine Option zur Speicherabbildkonfiguration Einstellungen in einer Memory Initialization File (.mif), eine System Verilog Design File (.sv) oder C Header-Datei. Bei der Neukonfiguration Ihr Arria-10-Gerät von der ersten Konfiguration bis zur zweiten Konfiguration, Zur Generierung müssen Sie zwei Varianten der HSSI-fPLL-IP generieren die .mif-, .sv- oder C-Header-Datei. Sie können eines von diese Dateien zum Streamen in den neuen Einstellungen, um die fPLL-Einstellungen zu ändern von der ersten Konfiguration bis zur zweiten Konfiguration.
Für I/O-PLL:
- Die I/O-PLL-IP verfügt über eine Option zur Speicherabbildkonfiguration Einstellungen in einer .mif. Mehrere PLL-Konfigurationen können kombiniert werden zusammen in einem .mif und kann in die PLL-Neukonfiguration geladen werden IP. Sie können diese Datei zum Streamen in den neuen Einstellungen verwenden, um Änderungen vorzunehmen die I/O-PLL-Einstellungen zwischen mehreren Konfigurationen.
Zwei fPLL-Beispieldesigns helfen Ihnen bei der Neukonfiguration. Das erste Beispiel zeigt .sv File Streaming mit dem Konfigurations-Array im nativen PHY-IP-Kern. Die zweite Beispiel zeigt, wie Sie den HSSI-fPLL-Zähler ändern Einstellungen über die Avalon-MM-Schnittstelle, ohne dass Sie streamen müssen die gesamte Konfiguration.
Wenden Sie sich bitte an Altera, wenn Sie weitere Informationen benötigen.