Artikel-ID: 000080174 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.05.2014

Warum wird ODT für mehr als einen Rang in meinem DDR3 UniPHY-Controller bestätigt?

Umgebung

  • Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn Sie einen DDR3 UniPHY-Multi-Rank-Controller haben, der in der Quartus® II Softwareversion 12.1SP1 oder neuer generiert wurde, können Sie die ODT-Signale für mehrere Ränge gleichzeitig bestätigen sehen.

    Es besteht ein OdT-Problem, wenn das Speicherformat in der Registerkarte "Memory Parameters" (Speicherparameter) im MegaWigabed-Plug-in-Manager™ auf Separates Gerät eingestellt ist.

     

     

    Lösung

    Die Problemumgehung besteht darin, das Speicherformat in der Registerkarte "Speicherparameter" in UDIMM zu ändern.

    Dieses Problem ist ab Version 15.0 der Quartus® II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 7 Produkte

    Stratix® III FPGAs
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.