Beschreibung
Aufgrund eines Problems in der Quartus® II Softwareversion 10.1 SP1 und neuer können Stratix® IV PLLs, die einen gemeinsamen phaseclock_select Port teilen, fälschlicherweise zusammengeführt werden, selbst wenn die restlichen Ports der beiden PLLs nicht üblich sind.
Dieses Problem kann zu Funktionsproblemen in Gate-Level-Simulation und Hardware führen.
Um dieses Problem zu beheben, deaktivieren Sie die Einstellung "Auto Merge PLLs " (Automatische Zusammenführung) für die Quartus II Software, die PLLs aus dem System zu ziehen.
Dieses Problem soll in einer zukünftigen Version der Quartus II Software behoben werden.