Beschreibung
Wenn Sie die DQS-Signale in Stratix Geräten verwenden, müssen Sie sicherstellen, dass der DLL-Referenztakt auf den FPGA nach der Konfiguration immer gültig ist. Dies bedeutet, dass der DLL-Referenztakt die VIH- und DIE-SPEZIFIKATIONen des IO-Standards erfüllen muss. Wenn der DLL-Referenztakt die angegebenen Spannungsstufen nicht erfüllt, kann die DLL-Initialisierungsphase beschädigt werden, was zu einem falschen Phasenumschaltwert führt. Selbst wenn die DLL selbstkalibriert ist, wird der Offset für die Phasenverlagerung falsch sein und kann nur aktualisiert werden, wenn Sie das Gerät mit dem Strom fahren, wenn sie die Zählerbasiswerte während der Initialisierung beschädigt haben.
Überprüfen Sie beim Debugging dieses Problems zunächst die Kündigung auf dem DLL-Referenz-Takt. Ein Pull-up zu VTT könnte Ihrem DLL-Referenz-Taktsignal ermöglichen, in einen unbestimmten Zustand zu gehen, wenn die Zeile nicht treibt.
Überprüfen Sie beim Debugging dieses Problems zunächst die Kündigung auf dem DLL-Referenz-Takt. Ein Pull-up zu VTT könnte Ihrem DLL-Referenz-Taktsignal ermöglichen, in einen unbestimmten Zustand zu gehen, wenn die Zeile nicht treibt.