Beschreibung
Der oben beschriebene Fehler kann beim Simulieren eines VHDL-basierten DDR3 UniPHY Speichercontrollerdesigns mit ModelSim auftreten. Wenn der DDR3 Speichercontroller in VHDL generiert wird, werden alle Verilog- und SystemVerilog-Untermodule verschlüsselt, um die Simulation mit einem Einzelsprachen-Simulator zu ermöglichen. Wenn im verschlüsselten Fileset ein Fehler auftritt, wird eine kryptische Nachricht wie die oben beschrieben generiert.
Lösung
Stellen Sie sicher, dass die DDR3-Dateien in der Reihenfolge kompiliert werden, die in der Datei msim_setup.tcl im Verzeichnis _sim angegeben ist. Alle Dateien, die außerhalb der Reihenfolge kompiliert werden, können zu dem oben genannten Fehler führen.