Warum kann ich keine Qsys-Avalon BFM-Testbench meines Ethernet-Systems erstellen?

Im Quartus® II Software-Tool Version 11.0sp1 es ist nicht möglich, einen Avalon® BFM Qsys Testbench für den Dreifachgeschwindigkeits-Ethernet-Kern, wenn er als 10/100 Small MAC oder 1000 Small MAC konfiguriert ist. Der folgende Fehler tritt während der Generation auf:

Validierung des Systems fehlgeschlagen

Beim Erstellen des Testbench-Systems sind Fehler aufgetreten

Dieses Problem kann mit der folgenden Problemumgehung behoben werden:

1. Öffnen Sie Ihr aktuelles Qsys-Projekt
2. Doppelklicken Sie auf den Dreifachgeschwindigkeits-Ethernet-Controller und ändern Sie die Kernveränderung in 10/100/1000 Ethernet MAC und klicken Sie auf Fertig stellen. Speichern Sie das Projekt.
3. Klicken Sie auf die Registerkarte Generation und wählen Sie die folgenden Optionen:
   Simulationsmodell erstellen: Keine
   Erstellen Sie ein Testbench-Qsys-System: Standard-BFMs für Standard-Avalon-Schnittstellen
   Erstellen Sie ein Testbench-Simulationsmodell: Keine
   
   Klicken Sie dann auf Generieren. Dies führt zu einem weiteren Qsys-Projekt mit BFM-Modellen für jede der Schnittstellen.
4. Doppelklicken Sie auf den tse_mac_0 und ändern Sie die Kernveränderung in die ursprüngliche Einstellung zurück.
5. Setzen Sie im Register "Generation" "Create testbench Qsys system" (Testbench-Qsys-System erstellen) auf "none". Dadurch wird vermieden, dass das testbench qsys-System, das geändert werden soll, überschrieben wird. Speichern Sie das Projekt.
6. Öffnen Sie das generierte Qsys-Projekt. Dies befindet sich im /testbench-Verzeichnis Ihres Projekts. Wenn das Projekt geöffnet wird, wird es eine Reihe von Fehlern (6) in Bezug auf fehlende Signale geben. Dies gilt für den GMII-Teil der Ethernet-Schnittstelle. Dies ist ein Unterschied für den 10/100/1000 Ethernet MAC Kern im Vergleich zum Small MAC.
7. Öffnen Sie den cond gleichzeitigen BFM-Kern, der mit der Ethernet-Ausgabe verbunden ist, und entfernen Sie die 6 GM_ Signale, die von der Small MAC-Implementierung nicht verwendet werden. Speichern Sie das Projekt
8. Stellen Sie in der Registerkarte Generation sicher, dass das Simulationsmodell auf "Verilog" eingestellt ist, keine Einstellung für "create testbench Qsys system" (Testbench-Qsys-System erstellen) und deaktivieren Sie "HdL-Designdateien für die Synthese erstellen" und "Blocksymboldatei erstellen"
9. Generieren Sie das System. Dadurch wird ein korrekt konfigurierter Avalon BFM-Testbench erstellt.

Dieser Fehler wird in der nächsten Version der Quartus II Tools behoben