Beim Vergleich von Signalen, die am Speichergerät untersucht wurden, und den FPGA Pins wird auf der Blende beobachtet, dass die Signale an den FPGA Pins im Vergleich zu den Signalen an den Speicherstiften starke Störkontakte aufweisen. Dies ist auf den Paketeffekt zurückzuführen, wie unten erläutert:
FPGA:
1. Das FPGA paket hat sehr lange Leiterbahnen (z. B. ~50-150ps in Stratix® V).
2. Aufgrund verschiedener von der FPGA unterstützter I/O-Standards besteht eine hohe Kapazität im Puffer.
Separate Speicherkomponente:
1. Die Paketverfolgung ist relativ kurz (~10-30ps).
2. Die Kapazität des Puffers ist deutlich geringer (typischerweise 1,8pF).
In FPGAs wird das Signal am I/O-Puffer und nicht am Pin beendet. Aufgrund der großen Paketverfolgungslänge ähnelt das Probieren am FPGA Stift dem Probieren in der Mitte einer Übertragungsleitung mit ungewöhnlicher Beendigung. Aus diesem Grund wird der Umfang der Technik miterwähnt. Da die Speicherpaketverfolgung wesentlich kürzer ist als die des FPGA, sieht das Signal am Speicherstift bei weniger Signalübertragung deutlich besser aus.
Wenn das gleiche Signal mit einem Mainboard-Simulationstool (wie Hyperlynx) simuliert wird, kann festgestellt werden, dass diese Effekte bei der Beobachtung des Signals im I/O-Puffer verloren gehen. Aus diesem Grund empfiehlt Altera Kunden, Mainboard-Level-Simulationen für ISI und Übersprechen durchzuführen, anstatt sie direkt zu messen.
Weitere Informationen zur Simulation an Bord und zur Berechnung der Integrität von Kanalsignalen finden Sie auf der folgenden Seite im Intel FPGA Wiki: Measuring Channel Signal Integrity (HTML)