Wenn Sie den Arria® 10 1G/2,5G/5G/10G Multiraten-Ethernet-PHY-IP-Core verwenden, sehen Sie möglicherweise led_char_err Und led_disp_err Signale bleiben für einen Taktzyklus nach dem led_link signal asserts.
Sie können die led_disp_err Und led_char_err Signale für den ersten Taktzyklus nach dem led_link signal asserts. Dies ist das erwartete Verhalten.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.