Artikel-ID: 000079984 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.05.2013

Bestimmte I/O-Pins sollten für Cyclone V Hard Memory Controller-Betrieb geerdet sein

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Dieses Problem betrifft DDR2-, DDR3- und LPDDR2-Produkte.

    Die Cyclone V Pin-out-Datei identifiziert einige allgemeine I/O-Pins dass Sie eine Verbindung zum Erdungsspeicher herstellen sollten, wenn Sie die Hard-Memory-Schnittstelle verwenden auf Cyclone V-Geräten. Wenn Sie diese Stiftkontakte nicht erdigen, ist Ihr Design kann es zu erhöhtem Übersprechen von benachbarten I/Os kommen oder reduziert maximale Frequenzfähigkeit.

    Lösung

    Für dieses Problem gibt es keine Problemumgehung.

    Dieses Problem wird nicht behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Cyclone® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.