Artikel-ID: 000079982 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 15.04.2015

Kritische Warnung (21196): Sie erhalten diese kritische Warnung für die Serial Digital Interface (SDI) II IP-Instanz aufgrund der unsachgemäßen Verbindung der Parallel-Takt-Eingabe des Senders (tx_pclk).

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Sie erhalten die folgende kritische Warnung für die Serial Digital Interface (SDI) II IP-Instanz aufgrund der unsachgemäßen Verbindung der Parallel-Clock-Eingabe des Senders (tx_pclk).

 

Kritische Warnung (21196): Coreclk-Quelle von HSSI 8G TX PCS Atom |altera_xcvr_native_av:u_phy|av_xcvr_native:gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc: inst_av_hssi_8g_tx_pcs|wys hat nicht die gleiche 0-ppm-Quelle in Bezug auf den internen PCS-Takt, da der Coreclk-Eingang des Senderkanals nicht angeschlossen ist.

Lösung

Um diese kritische Warnung zu vermeiden, wird die Parallel-Takt-Eingabe (tx_pclk) des SDI II IP muss durch das PLL-Takt-Ausgangssignal für den harten Transceiver (tx_clkout) wie im SDI II IP-Benutzerhandbuch angegeben (Verbinden).

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.