Artikel-ID: 000079968 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.09.2014

Unter welchen Bedingungen kann die deterministische Latenz-PHY bei der Implementierung des OBSAI-Protokolls in Cyclone V-Geräten rx_syncstatus nicht erreichen?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei der Implementierung des OBSAI-Protokolls unter Verwendung der deterministischen Latenz-PHY in Cyclone® V-Geräten können Sie rx_syncstatus nicht erreichen, wenn WÄHREND des Link-up-Prozesses IDLE_ACK und IDLE_REQ Muster gesendet werden. Sie können die Synchronisierung erreichen, indem sie rx_patternalign erneut setzen oder rx_digitalreset behaupten.

Dies gilt für die deterministische Latenz-PHY mit der folgenden Konfiguration.

  • Datenrate: 3,072 Gbit/s
  • PMA-PCS Datenbreite: 20 Bit

Weitere Artikel

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Cyclone® V GX
Cyclone® V ST SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.