Artikel-ID: 000079961 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.10.2013

Warum sehe ich Timing-Verletzungen für das altera_reserved_tck signal, wenn ich den DDR3 SDRAM Controller mit UniPHY verwende?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion 12.1sp1 und zuvor können Sie bei der Instanziierung eines DDR3 SDRAM-Controllers mit UniPHY eine Verzögerungsverletzung erhalten. altera_reserved_tck Der Grund für diese Verletzung ist, dass die Quartus II Software die JTAG-Ausgabe nicht als Takt erkennt.

    Lösung

    Um diese Verletzung zu umgehen, weisen Sie die Uhr einem Taktnetzwerk mit der folgenden Quartus Settings File (.qsf) Zuweisung zu:

    set_instance_assignment -name GLOBAL_SIGNAL "GLOBAL CLOCK" -to "altera_internal_jtag~TCKUTAP".

    Dieses Problem wurde ab Version 13.0 der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.