Artikel-ID: 000079939 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 25.03.2013

Interner Fehler: Untersystem: ASMPLL, Datei: /quartus/comp/asmpll/asmpll_28nm.cpp, Zeile: 231

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion 12.0 sehen Sie diesen Fehler möglicherweise, wenn Ihr HDL-Code eine PLL im normalen oder quellensynchronen Modus implementiert und eine externe Taktausgabe steuert. Dieses Problem betrifft Designs, die auf geräte mit Stratix® V, Arria® V und Cyclone® V ausgerichtet sind.

    Lösung

    Um dieses Problem zu umgehen, verwenden Sie nicht gleichzeitig den normalen oder quellensynchronen Modus und eine externe Taktausgabe.

    Das Problem wird ab der Quartus II Softwareversion 12.0 SP1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 14 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GS
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Stratix® V E
    Cyclone® V SE SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.