Artikel-ID: 000079921 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.11.2011

Schreib-Timing-Verletzung bei 550 MHz für QDR II und QDR II SRAM Controller mit UniPHY

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Designs, die auf Stratix V-Geräte mit 550 MHz abzielen, können produzieren Schreib-Timing-Verletzungen.

    Lösung

    Für dieses Problem gibt es keine Problemumgehung.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.