Artikel-ID: 000079909 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.03.2015

Warum ist die Arria® V GZ Hard IP für PCI Express "HIP Status Bus aktivieren" immer aktiviert?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Arria® V GZ Hard IP für PCI Express* Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    In der PCI-Express-tcl-Datei® "altera_pcie_avgz_hip_avmm_hw.tcl", die sich im Quartus® II-Installationsverzeichnis befindet: \altera\ <your_version>\ip\altera\altera_pcie\altera_pcie_avgz_hip_avmm\ , fehlt der enable_hip_status, so dass die Funktionen immer aktiviert sind.

    Lösung

    Die folgenden Zeilen müssen nach dem Abschnitt Set enable_hip_status_ext hinzugefügt werden, um sicherzustellen, dass der Hard IP Status Bus aktiviert und deaktiviert werden kann:

    Set enable_hip_status [ get_parameter_value CG_ENABLE_HIP_STATUS ]

    Wenn { == 1 } {

    add_pcie_hip_port_status

    }

    Dieses Problem wurde in Quartus® II Softwareversion 14.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Arria® V GZ

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.