Das Sperressignal ist eine aussergehbare Ausgabe des PLL.
Das PLL-Lock-Signal leitet sich vom Referenz-Takt und Feedback-Takt ab, der den Phasenfrequenzdetektor (PFD) einleitet.
Referenz-Takt = Eingabe-Takt/N
Feedback-Takt = VCO/M
Das PLL generiert eine gesperrte Ausgabe, wenn die Phasen und Frequenzen des Referenz-Takts und des Feedback(FB)-Takts gleich oder innerhalb der Sperrkreistoleranz sind. Wenn die Differenz zwischen den beiden Eingängen am PFD über die Sperrkreistoleranz hinausgeht, verliert die PLL die Sperre. Das Sperressignal ist eine Funktion des PLL-Eingangs-Referenztakts und des Feedback-Takts, aber nicht genau synchron zu diesen Takten, da sie außerhalb der Sperrkreistoleranz sein müssen, bevor das Sperrsignal zurückgesetzt wird.