Artikel-ID: 000079878 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.08.2012

Warum sehe ich Bitfehler auf RX-Kanal 0 des Transceiver-Blocks GXBL1, wenn ich das gxb_powerdown Signal des Transceiver-Blocks GXBL0 entbehaupte, wenn Cyclone® IV GX EP4CGX150 und EP4CGX75-Geräte verwendet werden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Möglicherweise sehen Sie Bitfehler auf RX-Kanal 0 des Transceiver-Blocks GXBL1, wenn Sie das gxb_powerdown Signal des Transceiver-Blocks GXBL0 deaktivieren, wenn Cyclone® IV GX EP4CGX150 und EP4CGX75 Geräte aufgrund einer Kopplung innerhalb des Geräts verwendet werden.

Möglicherweise sind folgende Designs betroffen:

  • Cyclone IV GX EP4CGX150 und EP4CGX75 Geräte, die die Transceiver-Banken GXBL0 und GXBL1 verwenden
  • RX-Kanal 0 in der Transceiver-Bank GXBL1 wird verwendet
  • TX Channel 3 in der Transceiver-Bank GXBL0 wird verwendet
  • Die gxb_powerdown Signale der Transceiver-Banken GXBL0 und GXBL1 werden unabhängig voneinander gesteuert.

Betroffene Designs müssen möglicherweise neu synchronisiert werden.

Lösung

Um dieses Problem zu umgehen, verwenden Sie nicht das gxb_powerdown Signal für die Transceiver-Bank GXBL0. Stattdessen können Sie die signale pll_areset, tx_digitalreset, rx_analogreset und rx_digitalreset behaupten.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Cyclone® FPGAs
Cyclone® IV FPGAs
เอฟพีจีเอ Cyclone® IV GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.