Artikel-ID: 000079827 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.10.2013

Warum sehe ich eine falsche Initialisierung meiner Arria® V M10K Speicherblöcke?

Umgebung

  • Intel® Quartus® II Software
  • Arria® V Transceiver Native PHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II-Softwareversion 13.0sp1 und früher kann es vorkommen, dass der ursprüngliche Inhalt von Arria® V M10K-Speicherblöcken in der Hardware falsch ist.

    Das Problem ist spezifisch für Fälle, in denen zwei Single-Port-RAM-Blöcke in eine einzige M10K-Ressource gepackt werden, in der beide RAM-Blöcke konstante Lese- oder Schreibvorgänge (VCC oder GND) haben.

    Lösung

    Verbinden Sie die Lese- und Schreibfreigabesignale mit dynamischen Signalen, damit sie nicht an VCC oder GND gebunden sind.

    Dieses Problem wurde bereits in der Quartus® II-Softwareversion 15.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Arria® V GX
    Arria® V SX SoC-FPGA
    Arria® V ST SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.