Artikel-ID: 000079827 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.10.2013

Warum sehe ich eine falsche Initialisierung meiner Arria V M10K Speicherblöcke?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® II Softwareversion 13.0sp1 und früher können Sie feststellen, dass der ursprüngliche Inhalt Arria® V M10K Speicherblöcke in der Hardware falsch ist.

Das Problem ist spezifisch für Fälle, in denen zwei Ein-Port-RAM-Blocks in eine einzelne M10K-Ressource gepackt sind, wo beide RAM-Blocks konstantes Lesen oder Schreiben (VCC oder GND) ermöglichen.

Lösung

Verbinden Sie die Lese- und Schreib-Aktivierungssignale mit dynamischen Signalen, damit sie nicht mit VCC oder GND verbunden sind.

Dies soll in einer zukünftigen Version der Quartus II Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Arria® V GX
Arria® V SX SoC-FPGA
Arria® V ST SoC-FPGA

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.