Artikel-ID: 000079812 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.11.2011

Reset-Synchronizer für externe UniPHY-Speicherschnittstellen kann dazu führen, dass das Design fehlschlägt, wenn es in SOPC Builder oder Qsys generiert wird

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Systeme, die mit SOPC Builder oder Qsys generiert werden, können das Timing ausfallen Schließen aufgrund von Pfaden, die einen Reset-Synchronizer enthalten.

    Lösung

    Eine Problemumgehung für dieses Problem besteht darin, die folgende Einschränkung anzuwenden. im TimeQuest Timing Analyzer:Für SOPC Builder:

    set_false_path -from {dut_sopc_top_reset_clk_0_domain_synch_module: dut_sopc_top_reset_clk_0_domain_synch*}

    Für Qsys:

    set_false_path -from *:rst_controller*|*:alt_rst_sync_uq1| altera_reset_synchronizer_int_chain[*] -to *:controller_phy_inst| *:memphy_top_inst|*:umemphy|*:ureset|*:ureset_*_clk|reset_reg[*].

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.