Artikel-ID: 000079787 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.05.2016

Für LPDDR3-Schnittstellen auf Arria 10 Geräten müssen alle 4 CK-Pin-Paare reserviert sein

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Für jede LPDDR3-Schnittstelle in Ihrem Design müssen Sie alle vier CK-Paare behalten Stiftkontakte, unabhängig davon, welche Stiftkontakte vom Design benötigt werden. Die CK-Pins können nicht sein für andere Zwecke als CK verwendet werden. Lanes, die nicht verwendete CK-Pins enthalten, können nicht verwendet werden als DQ-Lanes. Uneingeschränkte Pins können weiterhin als Allzweck-I/O-Pins verwendet werden.

Lösung

Für diese Einschränkung gibt es keine Problemumgehung.

Dieses Problem wurde in Version 16.0 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.