Die Quartus® II Software "HSSI_PMA_AUX" zugehörigen Fehler bei der Kompilierung mit Stratix® V, Arria® V und Cyclone® V Transceiver-Geräte sind in der Regel mit der Transceiver-Neukonfigurationscontroller-IP verbunden.
Wenn bei der Kompilierung mit Stratix V, Arria V und Cyclone V Transceiver-Geräten "HSSI_PMA_AUX" Fehler bei der Quartus II Software auftreten, sollten Sie die folgenden wichtigen Bereiche in Ihrem Design überprüfen.
- Stellen Sie sicher, dass Sie Ihre reconfig_to_xcvr und reconfig_from_xcvr Busse zwischen dem Transceiver und dem Rekonfigurationscontroller korrekt angeschlossen haben.
- Stellen Sie sicher, dass alle Transceiver-IP-Adressen in Ihrem Design mit einem Neukonfigurationscontroller verbunden sind. Wenn ein Transceiver mit einem Neukonfigurationscontroller verbunden ist, müssen alle Transceiver sein.
- Stellen Sie sicher, dass Sie pro Transceiver-Half-Block (unten drei oder drei Kanäle in einer Transceiver-Bank) nicht mehr als eine IP-Instanz des Rekonfigurationscontrollers überschreiten. Sie können sich auf das Kapitel "Transceiver-Neukonfigurationscontroller zu PHY IP-Konnektivität" des Transceivers beziehen PHY IP Userguide für weitere Informationen.
- Wenn Sie über mehr als eine IP-Adresse des Rekonfigurationscontrollers in Ihrem Design verfügen, die einen gemeinsamen Kalibrierungsblock gemeinsam haben, stellen Sie sicher, dass diese über eine gemeinsame mgmt_clk_clk-Taktquelle verfügen. Sie können sich auf den Abschnitt "Calibration Block Boundary" (Kalibrierungsblockgrenze) im Bereich Transceiver-Architektur in Stratix-V-Geräten Kapitel des Stratix V GX Handbuchs für Einzelheiten zu den Kalibrierungsblock-Grenzen.
- Wenn Sie PCI Express CvP verwenden, sollten Sie auch sicherstellen, dass Sie sich an die folgenden Empfehlungen bezüglich der Anforderungen an den Neukonfigurationscontroller mgmt_clk_clk Taktquellen halten.