Artikel-ID: 000079784 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 30.06.2014

Wie kann ich die mit der Quartus II Software verbundenen "HSSI_PMA_AUX"-Fehler beim Kompilieren mit Stratix V-, Arria V- und Cyclone V-Transceiver-Geräten beheben?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die Quartus® II Software "HSSI_PMA_AUX" zugehörigen Fehler bei der Kompilierung mit Stratix® V, Arria® V und Cyclone® V Transceiver-Geräte sind in der Regel mit der Transceiver-Neukonfigurationscontroller-IP verbunden.

Wenn bei der Kompilierung mit Stratix V, Arria V und Cyclone V Transceiver-Geräten "HSSI_PMA_AUX" Fehler bei der Quartus II Software auftreten, sollten Sie die folgenden wichtigen Bereiche in Ihrem Design überprüfen.

    • Stellen Sie sicher, dass Sie Ihre reconfig_to_xcvr und reconfig_from_xcvr Busse zwischen dem Transceiver und dem Rekonfigurationscontroller korrekt angeschlossen haben.
    • Stellen Sie sicher, dass alle Transceiver-IP-Adressen in Ihrem Design mit einem Neukonfigurationscontroller verbunden sind. Wenn ein Transceiver mit einem Neukonfigurationscontroller verbunden ist, müssen alle Transceiver sein.
    • Stellen Sie sicher, dass Sie pro Transceiver-Half-Block (unten drei oder drei Kanäle in einer Transceiver-Bank) nicht mehr als eine IP-Instanz des Rekonfigurationscontrollers überschreiten. Sie können sich auf das Kapitel "Transceiver-Neukonfigurationscontroller zu PHY IP-Konnektivität" des Transceivers beziehen PHY IP Userguide für weitere Informationen.
    • Wenn Sie über mehr als eine IP-Adresse des Rekonfigurationscontrollers in Ihrem Design verfügen, die einen gemeinsamen Kalibrierungsblock gemeinsam haben, stellen Sie sicher, dass diese über eine gemeinsame mgmt_clk_clk-Taktquelle verfügen. Sie können sich auf den Abschnitt "Calibration Block Boundary" (Kalibrierungsblockgrenze) im Bereich Transceiver-Architektur in Stratix-V-Geräten Kapitel des Stratix V GX Handbuchs für Einzelheiten zu den Kalibrierungsblock-Grenzen.
    • Wenn Sie PCI Express CvP verwenden, sollten Sie auch sicherstellen, dass Sie sich an die folgenden Empfehlungen bezüglich der Anforderungen an den Neukonfigurationscontroller mgmt_clk_clk Taktquellen halten.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 12 Produkte

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.