Artikel-ID: 000079780 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.01.2012

Failover-Speicherlesevorgänge (MRds) für Arria V Hard IP für PCI Express

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Speicherlesevorgänge (MRds) fallen bei allen Varianten der Arria V Hard IP für PCI Express IP Core. Es wird kein MRd TLP generiert auf dem Avalon Streaming (Avalon-ST) RX-Bus.

    Lösung

    Die Problemumgehung besteht darin, das rx_st_mask Signal zu steuern mit Anwendungslogik oder von einem Eingabestift anstatt eine Verbindung herzustellen er erdt. Verbindung rx_st_mask zur Anwendungslogik oder ein Eingabestift verhindert, dass die Quartus II Software rx_st_mask während des Optimierung. Weitere Informationen zum rx_st_mask signal lesen Sie dazu: Arria V Hard IP for PCI Express Benutzerhandbuch.

    Dieses Problem wurde in Version 12.0 der Quartus II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Arria® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.