Artikel-ID: 000079775 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.03.2013

Auf welche Taktfrequenz sind die tx_ready- und rx_ready Statussignale im Altera Transceiver-PHY-IP-Kern synchron?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Die Statussignale der tx_ready und rx_ready sind synchron zur phy_mgmt_clk, da sie vom embedded Reset-Controller generiert werden, der vom phy_mgmt_clk abläuft.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

เอฟพีจีเอ Stratix® IV GT

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.