Dieser Fehler kann bei Intel® Stratix® V GX oder Stratix® V GT-Geräten auftreten, wenn Sie mehr als eine Instanz des Transceiver Reconfiguration Controller IP in der gleichen Hälfte des Geräts instanziieren und unterschiedliche mgmt_clk_clk Eingabequellen verwenden.
Der Fehler ist auf eine falsche Verbindung zu den physischen Transceiver-Kalibrierungsblöcken zurückzuführen. In jedem Gerät befindet sich ein einziger physischer Kalibrierungsblock, der von der Transceiver Reconfiguration Controller IP gesteuert wird.
Transceiver-Rekonfigurationscontroller mit einem Kalibrierungsblock müssen über denselben mgmt_clk_clk verfügen.
Bitte lesen Sie das Kapitel "Calibration Block Boundary" des Intel® Stratix® V GX Handbuchs. Dies kann im Volume "Transceiver Architecture in Stratix V Devices" zu finden sein.