Artikel-ID: 000079758 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 01.01.2015

Fehler: <system name="">.hps_0: "HPS-to-FPGA User &lt;0,1,2&gt; Taktfrequenz" (S2FCLK_USER&lt;0,1,2&gt;CLK_FREQ) &lt;&gt; ist außer Reichweite: &lt; OSC1-Frequenz &gt; – 100,0</system>

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion 14.0 beschränkt Qsys die Mindestfrequenz von HPS-Benutzeruhren fälschlicherweise auf die Frequenz des externen Referenztakts (OSC1/2).


     

    Lösung

    Um dieses Problem zu umgehen, bearbeiten Sie die PLL-Einstellungen für die Benutzeruhren in der /generated/pll_config.h-Datei manuell, bevor Sie make to build the Software Pre loader ausführen.

    Auf der Preloader-Taktanpassungsseite auf www.Rocketboards.org finden Sie Informationen zur manuellen Bearbeitung pll_config.h

    Dieses Problem wurde für die nächste Version der Quartus II Software behoben

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Arria® V ST SoC-FPGA
    Arria® V SX SoC-FPGA
    Cyclone® V SX SoC-FPGA
    Cyclone® V SE SoC-FPGA
    Cyclone® V ST SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.