Artikel-ID: 000079743 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.08.2012

Gibt es Probleme bei der Simulierung der DPA-Kalibrierungsfunktion mithilfe des Simulationsmodells der Quartus II SoftwareVersion 9.0?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ja, es besteht ein Problem mit der DPA-Kalibrierungsfunktion in den Simulationsmodellen für Stratix® III und Stratix IV Geräte in Quartus® II Software Version 9.0 und allen nachfolgenden Servicepacks.

Bei einer RTL-Simulation finden Sie heraus, dass das dpa_pll_cal_busy-Signal konstant hoch bleibt und das dpa_locked-Signal konstant niedrig bleibt.

Das korrekte Verhalten ist, dass die dpa_pll_cal_busy während der Kalibrierung hoch und niedrig ist, wenn die dpa gesperrt ist. Dies funktioniert für Gate-Level-Simulation.

Dieses Problem wird in einer zukünftigen Version der Quartus II Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® IV E
Stratix® FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.