Einige RapidIO II IP-Core-Register-Bits verhalten sich nicht wie angegeben

Die folgenden Registerbits im RapidIO II IP-Kern tun dies nicht Verhalten Sie sich wie angegeben:

Port Degraded Interrupt Enable (PORT_DEGR_IRQ_EN) Bereich des Port 0 Control CSR: Diese Implementierung definiert bit hat keine Auswirkungen. Stattdessen die Port Failed Interrupt Enable (PORT_FAIL_IRQ_EN) das Feld der Port 0 Control CSR kontrolliert, ob oder nicht der RapidIO II IP-Kern den std_reg_mnt_irq Interrupt geltend macht Signal, wenn es (der IP-Kern) das port_degraded Signal erhöht.

Transmitter Mode Feld des LP-Serial Lane n Status 0 Registers: Dieses Bit wird durch Schreiben gesteuert in das Transmitter Type Feld (Bit [19]) des LP-Serial Lane n Status 0 Registers, anstatt in das Transmitter Mode Feld (Bit [18]) zu schreiben. Wenn die Anwendung in das Transmitter Type Feld schreibt, ist der Wert des Felds Transmitter Type ändert sich nicht.

Dieses Problem hat keine Problemumgehung.

Dieses Problem wurde in Version 13.0 der RapidIO II MegaCore behoben Funktion.