Artikel-ID: 000079728 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.07.2015

Warum wird meine HPS qspi Clock-Schnittstelle invertiert?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    Takt-
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die SoC Hardware Library (HWLIB) konfiguriert und steuert die SoC Quad Serial Peripheral Interface (SPI) Controller. Die QSPI HWLIB-Quelle finden Sie in der Datei /ip/altera/hps/altera_hps/hwlib/include/alt_qspi.h.

In SOC EDS 15.0 und früher ist die Definition der Polarität ALT_QSPI_CLK_POLARITY_LOW und ALT_QSPI_CLK_POLARITY_HIGH und ihrer jeweiligen Werte in alt_qspi.h nicht korrekt.

Lösung

Um dieses Problem zu beheben, bearbeiten Sie alt_qspi.h und ersetzen Sie:
ALT_QSPI_CLK_POLARITY_LOW     = 0

Mit
ALT_QSPI_CLK_POLARITY_LOW     = 1


Und


ALT_QSPI_CLK_POLARITY_HIGH    = 1

Mit
ALT_QSPI_CLK_POLARITY_ HIGH   = 0

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Altera SoC Embedded Design Suite behoben.

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.