Kritisches Problem
Wenn der nPERSTL* Pin die Hard IP für PCI Express IP-Kerne im Reset hält, ist die RX Die Schnittstelle befindet sich nicht in einer hohen Impedanz. Stattdessen zeigt die RX-Schnittstelle etwa 1K Impedanz. Wenn der Verbindungspartner die Empfängererkennung zu diesem Zeitpunkt durchführt, kann er sie möglicherweise nicht erkennen einige Empfänger-Lanes. Wenn der Verbindungspartner nicht alle Lanes erkennt, wenn die Hard IP beendet wird Setzen Sie das Link-Training zurück und beginnen Sie mit dem Link-Training. Die Verbindung kann downtrainieren. Und die Verbindung kann einige Lanes ausschließen die tatsächlich verfügbar sind. Dieses Problem kann bei den folgenden Geräten auftreten: Arria V, Arria V GZ, Arria 10, Cyclone V, Stratix V und Stratix 10 mit der L-Kachel.
Verwenden Sie synchrone Rücksetzvorgänge. Die Hard IP für PCI Express IP Core sollte bei der gleich oder früher als sein Verbindungspartner.