Artikel-ID: 000079703 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.10.2013

Widersprüchlicher Fehler bei der Pin-Zuweisung mit UART0

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn Ihr HPS-Design mit Qsys v13.0 oder früher erstellt wurde, und Sie öffnen es in v13.0 SP1 oder neuer, es wird möglicherweise eine Fehlermeldung angezeigt Ähnlich wie folgt:

    The selected peripheral UART0 and are conflicting.

    In v13.0 und früher wurde die HPS Soft IP-Komponente für die Arria V SoC HPS hat falsche Pin-Set-Definitionen. Die UART0-Pinzuweisungen in HPS I/O Set 0 und HPS I/O Set 2 werden ausgetauscht. Wenn Sie öffnen ein Design, das mit den falschen Pin-Set-Definitionen erstellt wurde und das ausgetauscht wurde Stiftkontakte überlappen sich mit anderen Komponentenstiften.

    Lösung

    Führen Sie die folgenden Schritte durch, um dieses Problem zu beheben:

    1. Öffnen Sie Ihr SoC-HPS-Design in Qsys.
    2. Bearbeiten Sie die HPS-Komponente.
    3. Öffnen Sie die Seite " Peripheral Pin Multiplexing ".
    4. UART0-Pin-Multiplexing von HPS ändern I/O-Set 0 auf HPS I/O Set 2, oder Vice-In.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Arria® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.