Artikel-ID: 000079688 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Gibt es Probleme mit Den UniPHY IP Global Signal Zuweisungen, die im Quartus II Software Assignments Editor angezeigt werden, nachdem Sie die <variation_name>_pin_assignments.tcl-Skript?</variation_name>

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Diese Zuweisungen, die auf die Rücksetz- und Taktsignale von UniPHY-basierten IP angewendet werden, sind korrekt, und vom Benutzer sind keine Änderungen erforderlich.

    Die Zuweisungen werden mit dem Status "?" angezeigt. Dies ist auf ein Anzeigeproblem im Assignments-Editor zurückzuführen und wird voraussichtlich in einer zukünftigen Version der Quartus® II Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 12 Produkte

    Stratix® III FPGAs
    Stratix® IV FPGAs
    Stratix® V FPGAs
    เอฟพีจีเอ Arria® II GX
    เอฟพีจีเอ Arria® II GZ
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Stratix® IV E
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.